Laporan akhir 2 percobaan 4 modul 1
2. Alat dan bahan[kembali]
a. 1 buah J-K flip-flop 74LS112
b. 4 buah switch SW-SPDT
c. 2 buah resistor 220 Ohm
d. 2 buah LED biru
e. 1 buah alternator
f. 1 buah dioda 1N4001
3. Rangkaian simulasi[kembali]
4. Prinsip kerja rangkaian[kembali]
T flip-flop memiliki cara kerja yang sama dengan J-K flip-flop, hanya saja input J dan K-nya berlogika sama (sama-sama "0" atau "1"). Rangkaian diatas merupakan rangkaian yang bersifat aktif low pada input Set, Reset, dan clock-nya. Saat pin Set (B1) berlogika "1" dan pin Reset (B0) berlogika "0", maka output Q dan Q Not-nya akan berlogika "0" dan "1". Kondisi ini disebut dengan mode operasi Reset. Sebaliknya, saat pin Set berlogika "0" dan pin Reset berlogika "1", maka output Q dan Q Not-nya akan berlogika "1" dan "0". Kondisi ini disebut dengan mode operasi Set. Apabila kedua input Set dan Reset berlogika "0", rangkaian memasuki kondisi terlarang karena kedua output berlogika "1". Ketiga kondisi ini akan mengabaikan input T dan clock-nya.
Apabila kedua input Set dan Reset berlogika "1" dan input T berlogika "0", maka output akan tetap seperti sebelumnya. Kondisi ini akan mengabaikan clock. Dan apabila seluruh input berlogika "1", output akan memasuki kondisi toggle untuk clock dalam kondisi Fall (berubah dari logika "1" ke "0") karena clock-nya aktif low.
5. Video rangkaian[kembali]
6. Analisa[kembali]
Percobaan 4
1. Bagaimana jika B0 dan B1 sama sama diberi logika 0,
apa yang terjadi pada rangkaian?
Maka terjadi kondisi
terlarang dimana hasilnya output nya sama 1 sedangkan kondisi pada flip flop
tidak dibolehkan kondisi tsb (output harus berbeda Q dan Qnot) sehingga pada
percobaan hal ini ditandai dengan hidupnya 4 eld pada rangkaian menyala.
2. Bagaimana jika B3 diputuskan/tidak dibubungkan pada
rangkaian apa yang terjadi pada
rangkaian
Ketika
B3 diputuskan pada rangkain yang mana B3 ini merupakan inputan clock pada JK
flip flop, maka output pada rangkain terjadi perbedaan dengan sebelumnya. Yang
mana saat B3 terhubung dengan rangkain dengan inputnya sesuai kondisi 6 pada
modul, ketika rangkain di jalankan makan output Q dan Q komplemen berlogika 1 dan
0 secara bergantian sebanya satu kali dan setelahnya Q akan berlogika 1
seterusnya dan Q komplemen berlogika 0 seterusnya. Sedangkang ketika B3 tidak
terhubung pada rangkain, ketika rangkain dijalankan output dari Q lansung
berlogika 0 dan Q komplemen berlogika 1 secara tetap. Untuk output dari D flip
flop tidak mengalai perubahan.
3. Jelaskan apa yang dimaksud kondisi toggle, kondisi
not change, dan kondisi terlarang pada flip flop
1. T-FF atau flip flop toggle adalah rangkaian flip flop yang dapat dibangun dari modifikasi clocked RS-FF, D-FF maupun JK-FF. Dinamakan toggle karena kemampuan flip flop ini untuk mengubah keadaannya. T-FF banyak digunakan pada rangkaian Counter, frekuensi deviden dan sebagainya.
Rangkaian T-FF
dibentuk dari SR-FF dengan memanfaatkan hubungan set dan reset serta output Q
dan Q’ yang diumpan balik ke input S dan R.
Rangkaian T-FF yang dibentuk dari JK-FF hanya perlu menambah nilai”1”pada input input J dan K
Rangkaian T-FF yang dibentuk dari D FF hanya dengan
menambahkan rangkaian kombinasional sederhana pada masukannya.
2. Kondisi toggle
pada flip flop adalah ketika keluaran dari Q dan Q komplemen pada flip flop
yang secara terus menerus bergantian dengan jeda waktu singkat antara
logika 1 dan 0.
3. Kondisi not change pada flip flop berati masukan dari
inputan yang bersifat not change ini tidak mempengaruhi hasil keluaran dari
flip flop meskipun inputan mot changenya diganti-ganti.
4. Kondisi terlarang pada flip flop bermakna di beri inputan berapapun asalkan terdapat clock maka akan terjadi perubahan pada outputnya.
7. Link Download[kembali]
Rangkaian disini
Video disini
Html disini
Tidak ada komentar:
Posting Komentar